Teorie PMD

P1P2

1.Ce este un microsistem digital ?

Sistemele de calcul bazate pe microprocesoare sau microcontrolere se numesc microsisteme digitale; există 2 tipuri de echipamente care sunt microsisteme digitale: microcalculatoarele şi sistemele de calcul orientate pe aplicaţii.

2. Prezentați și comentați structura clasică a unui microprocesor.



UAL – unitate aritmetica si logica. Este un circuit logic combinational capabil sa realizeze operații aritmetice și logice (+,-,*,/,si,sau,) asupra operanzilor aplicati la intrari subforma binara.

DCC – dispozitiv de comanda și control

DCI – decodificator de instrucțiuni (comanda DCC)

RI – registru de instrucțiuni (le memorează temporar)

PC – numără adresele

TD – tampon de date

TA – tampon de adrese

REG – registre (capacitate mica) este utilizat pentru depozitarea temporara a datelor in CPU, unele registre fiind destinate doar pentru un anumit tip de date

3. Prezentați și comentați schema bloc a unui microsistem digital.



UC – up/uc + generator de tact, amplif/demux mag. unitatea de comanda care interpretează instrucțiunile din program, genereaza semnale de comandă necesare pentru execuția acestora și supraveghează execuția

Mem. Fixă – ROM, OTP, EPROM,EEPROM, Flash

Mem. Scriere/Citire – (S/D)RAM – mem. temp.

Porturi – interfața dintre UC și I/O

DECM – generează semnale selecție pentru mem

DECP – decodifica porturile

4. Prezentați structura internă a microprocesorului 8086. Care este rolul unităților interne?



EU(execution unit) executa toate instrucțiunile ,furnizeaza date si adrese pentru BIU. În timp ce EU își îndeplinește rolul, BIU extrage noi instrucțiuni pe care le pune într-o coada de așteptare (queue).

BIU(bus interface user) pregateste execuția fiecărei instrucțiuni astfel: extrage o instrucțiune din memorie ,o depune în coada de instrucțiuni și calculeaza adresa din memorie a unui eventual operand.La terminarea executiei unei instrucțiuni EU are deja o nouă instrucțiune în coada de așteptare construită de BIU.

EU continue ALU și unitate de comanda și control pe 16 biți, registrul indicatorilor de stare (flags), registrul operatorilor (temporari) și regiștri generali (de date și adrese).

BIU continue IP (instruction pointer), registri segment,un bloc de control și interfatare al magistralei, un șir (coada) de intructiuni extrase de BIU și o unitate aritmetica proprie.

5. Cum organizează și gestionează microprocesorul 8086 memoria?

➔ Capacitatea de memorie direct adresabilă este de 1 MO.

➔ **Organizarea memoriei**:

- 00000H – 00013H – zonă dedicată
- 00014H – 0007FH – zonă rezervată
- 00080H – FFFEFH – zonă disponibilă
- FFFF0H – FFFFBH – zonă dedicată
- FFFFCH – FFFFFH – zonă rezervată

➔ Memoria este **gestionată în segmente**:

- *avantaje:*
  - este facilitată programarea modulară; fiecare modul poate ocupă unul sau mai multe segmente putând fi dezvoltat independent unul faţă de celălalt
  - facilitează relocarea dinamică a programelor; pentru aceasta este necesar ca acestea să nu afecteze conţinuturile registrelor segment şi să nu facă referire la locaţii din afara segmentului; programul poate fi plasat oriunde în memorie prin modificarea conţinuturilor registrelor de segment
  - se poate utiliza un număr mare de stive, prin plasarea adresei de început a segmentului stivă în registrul SS şi a vârfului stivei în SP
- *dezavantaje:*
  - limitări în lungimea programelor introduse de dimensiunile segmentelor
  - adresa fizică se obţine din două configuraţii printr-un mecanism care necesită timp deci duce la o scădere a vitezei de lucru

6. Descrieți, pe scurt, mecanismul de segmentare a memoriei la microprocesorul 80386.

Partea vizibilă a registrelor segment este de 16 biți dar ele sunt de fapt de 80 de biți, deoarece se adaugă partea invizibilă de 64 de biți - descriptorul de segment - stocat în memorie, într-o tabelă de descriptori. Adresa logică sau virtuală este o adresă pe 48 de biți, din care 16 biți constituie "selectorul" din registrul segment iar restul de 32 de biți constituie OFFSET - ul. Adresa liniară pe 32 de biți, rezultă prin însumarea adresei

de bază (extrase din descriptor) cu OFFSET - ul furnizat de modul de adresare. Adresa liniară devine adresă fizică dacă nu este utilizată paginarea.

Câmpul selector din registrul segment este utilizat ca etichetă pentru extragerea descriptorului corespunzător din tabela de descriptori; după extragere, descriptorul furnizează toate informațiile necesare pentru adresarea memoriei. Când un program se află în execuție, toate registrele segment sunt încărcate cu selectori, astfel că programul are acces la 6 segmente de memorie simultan, prin intermediul celor şase descriptori de segment corespunzători.



7. Care este capacitatea maximă a memoriei virtuale care poate fi gestionată de un task? Justificați.

Orice acces la memorie este posibil doar respectând un set de reguli bine determinat care include controale de tip de acces, controale de drepturi de acces şi controale de nivel de privilegiu.

Permite ca fiecărui task să îi fie alocaţi 64 To memorie virtuală şi această memorie virtuală va putea fi mapată în doar 4 Go memorie fizică.

INDEX = 13 biţi → GDT sau LDT are 2^13 = 8192 intrări a câte 8 octeţi → o tabelă are 8 – 65536 octeţi

8192 segmente comune + 8192 segmente proprii = 16384 segmente.

16384 segmente * 4 Go/segment => 64 To.

8. Care este calea prin care un task nou ajunge la segmentele proprii de memorie?

- ➔ Fiecărui task îi corespund segmente de date proprii ale căror descriptori se găsesc într-o LDT proprie; aceasta asigură o izolare a datelor corespunzătoare taskurilor; selectorul care va fi încărcat în LDTR, partea vizibilă, va fi preluat din TSS;
- ➔ Adresa de început şi limita unui TSS se obţin dintr-un descriptor pentru un TSS, prezent în GDT;
- ➔ Accesul la descriptor se face printr-un selector conţinut în registrul de task, TR, în partea vizibilă a sa;
- ➔ În partea invizibilă a sa se încarcă, din descriptor, adresa de bază şi limita Segmentului Stare Task, realizându-se accesul la acesta.

9. Descrieți mecanismul de paginare a memoriei la microprocesorul 80386. Avantaje și dezavantaje.

- a apărut ca urmare a dimensiunilor mari ale segmentelor (până la 4 Go), în scopul gestionării mai eficiente a lor, priveşte segmentul ca fiind alcătuit din pagini fixe de 4 Ko şi oferă facilităţi suplimentare de protecţie;
- activarea / dezactivarea mecanismului de paginare se face prin setarea / resetarea rangului PG, cel mai semnificativ, din registrul CR0;
- mecanismul de paginare preia adresa generată de cel de segmentare, adresa liniară, şi o transformă în adresă fizică;
- dacă mecanismul de paginare nu este activat, atunci adresa liniară devine adresă fizică;

➢ *Avantaje:*

- se pot gestiona 1024 x 1024 = 1 M pagini a câte 4 Ko;
- tabelele sunt ele însele pagini de câte 4 Ko;
- cere zone de memorie compacte de dimensiuni mici: 4 Ko faţă de un mecanism pe un singur nivel, cu pagini de 4 Ko, pentru care ar fi fost necesară o tabelă cu 1 M intrări şi considerând 4 octeţi/ intrare ar fi fost necesară o zonă de memorie compactă de 4 Mo.

➢ *Dezavantaje:*

- necesitatea execuţiei a două accese suplimentare la memorie pentru fiecare acces dorit, ceea ce înseamnă timp suplimentar;
- soluţia: prevederea în microprocesor a unei memorii cache pentru paginare, cunoscută sub denumirea de TLB;
- conţine adresele celor mai recent folosite 32 pagini;

- tabela are 32 intrări şi poate acoperi 128 Ko de memorie.

10. Prezentați schema bloc a adresării memoriei la microprocesorul 80386.



11. Prezentați soluții pentru amplificarea liniilor unidirecționale și bidirecționale ale unui microprocesor.

Amplificarea liniilor unidirecţionale:



Amplificarea liniilor bidirecţionale:



12. Prezentați soluții principiale pentru demultiplexarea liniilor multiplexate ale unui microprocesor. Avantaje și dezavantaje.

Demultiplexare centrala

- se realizeaza doar la nivelul microprocesorului
- dacă numărul de ranguri de adrese este n, atunci vor fi necesare n circuite 74x373, iar semnalul ALE va produce încărcarea informației de adresare în registre



- **avantaje:**
  - cere mai puține circuite registru
- **dezavantaje:**
  - dacă apare o defecțiune la nivelul unei linii de adrese din o resursa oarecare, se va bloca întregul sistem

Demultiplexare locală

- se realizează la nivelul fiecărei resurse din sistem
- dacă numărul de ranguri de adrese este n, iar numărul de resurse la care se face demultiplexarea este m, atunci vor fi necesare m*n/8 circuite 74x373, iar încărcarea informației de adrese în registre se va face tot de semnalul ALE, fiind necesara verificarea incarcarii iesirii ALE a microprocesorului



- **avantaje:**
  - modularitatea: separa liniile de adresare a resurselor de cele ale sistemului
  - mărirea siguranței în funcționare
  - dacă exista amplificatoare/separatoare și pe liniile de date protectia va fi asigurata și contra defecțiunilor de pe liniile de date
- **dezavantaje:**
  - cere mai multe circuite registru
  - poate fi necesara amplicficarea iesirii ALE a microprocesorului

13. Prezentați schema unității centrale cu microprocesorul 8086 în modul minim.



- System Reset (RESET): intrare de inițializare a microprocesorului
- System Clock (CLK): intrarea de tact (frecvență uzuală = 5Mhz, factor de umplere = 1/3)
- Wait State Control (READY): intrare pentru sincronizarea cu circuitele de memorie și porturile mai lente
- MN/: intrarea care indică modul de lucru al procesorului (1 logic – mod minim; 0 logic – mod maxim)
- Bus High Enable (): ieșire care indică dacă are sau nu loc un transfer pe jumătatea superioară a magistralei de date
- A19-A16: rangurile 19-16 din magistrala de adrese
- AD15-AD: magistrala multiplexată de adrese/date cu 3 stări
- Address Latch Enable (ALE): ieșire care se activează atunci când pe magistrala multiplexată de adrese/date sunt active adresele (se poate folosi pentru demultiplexarea magistralei prin încărcarea adreselor în registre)
- Read Control (): ieșire cu trei stări, activă atunci când microprocesorul execută un ciclu de citire sau de intrare
- Write Control (): ieșire cu trei stări, activă atunci când microprocesorul execută un ciclu de scriere sau de ieșire
- Memory/Input-Output Control (M/): 1 logic – se execută un ciclu de acces memorie; 0 logic –se execută un ciclu de transfer cu porturile de intrare / ieșire
- Data Transmit/Receive (DT/): ieșire cu trei stări ce indică sensul transferului pe magistrala de date (1 logic – transfer de date; 0 logic - recepție)
- Data Enable (): ieșire cu trei stări ce validează transferul de date pe magistrală

14. Prezentați schema unității centrale cu microprocesorul 8086 în modul maxim.



15. Prezentați schema clasică a unui sistem multiprocesor cu resurse partajate.



Apar doua probleme:

- sincronizarea între multiprocesoare în scopul evitării conflictelor (cererile sunt întâi sincronizate cu un tact extern de mare frecvență și apoi intra în arbitru)
- arbitrarea cererilor de acces la magistrala comuna: arbitrul de magistrala 8289

16. Care este rolul unui circuit arbitru într-un sistem multiprocesor? Exemplificați utilizând circuitul 8289.

- *Circuitul 8289:*
  - Acţionează asupra circuitului 8288:
    - când arbitrul permite accesul procesorului la magistrala comună, el va activa linia /AEN; aceasta va permite accesul separatoarelor de pe liniile de adrese şi date pe magistrala comună; semnalele de comandă vor fi generate, de către circuitul 8288, în funcţie de tipul de ciclu executat de procesor;
    - când arbitrul nu permite accesul procesorului la magistrala comună, el va dezactiva semnalul /AEN; circuitul 8288 va trece toate semnalele de comandă a transferurilor cu resursele de pe magistrala comună în starea lor inactivă, separatoarele de pe liniile de date şi adrese între magistralele procesorului şi magistrala comună vor fi trecute în a 3-a stare permiţând astfel accesul altor procesoare la magistrala comună.

18. Care este rolul și poziția unui decodificator de memorii într-un microsistem digital?

- rolul unui decodificator de memorii este să genereze semnale de selecţie pentru circuitele de memorie din microsistem;
- poziţia pe care o ocupă, în cadrul microsistemului, este între unitatea centrală şi circuitele de memorie;

19. Descrieți decodificarea completă. Avantaje și dezavantaje.

- Pentru utilizarea acestei tehnici se porneste de la legătura între capacitățile circuitelor de memorie și adresele de început ale zonelor ocupate de fiecare circuit
  - (dacă adresa de început a unei zone este multiplu întreg de capacitatea circuitului) se construiește un tabel avand ca și coloane rangurile de adrese și ca linii configurații care arată adresa de început și de sfarsit a fiecărei zone ocupate de cate un circuit;
  - pentru fiecare circuit, se inspecteaza coloanele, pornind de la rangurile mai semnificative spre cele mai puțin semnificative și se stabilesc acele ranguri ce raman nemodificate oricare ar fi locația adresată în respectiva zona;
  - o funcție combinationala a acestor intrări va individualiza zona respectiva i va constitui ecuația pentru semnalul de selecție a circuitului care o acoperă;

AVANTAJE: soluția cu decodificatoare este mai convenabila fiindcă, în general, cere mai puține circuite și decodificatoarele generează ieșirile active la 0 logic adică întocmai nivelul necesar pentru intrările de selecție ale circuitelor de memorie.

DEZAVANTAJE: daca adresa de început a zonei ocupate de un circuit nu este multiplu întreg de capacitatea circuitului atunci circuitul se divide în 2 parti egale și se verifica dacă fiecare parte poate fi plasată în zona acoperita de întregul circuit în subzone consecutive, adresele de început ale acestora find multiplii întregi de capacitățile părților. (dacă da, pentru fiecare parte se construiește un tabel, pentru fiecare rezulta un semnal de selecție și semnalul de selecție final se va obține ca și combinatie din cele parțiale).

20. Descrieți decodificarea incompletă. Avantaje și dezavantaje.

- se construieşte tabelul ca în cazul anterior dar funcţia sau funcţiile care vor genera semnalele de selecţie nu vor utiliza toate liniile de adresă ce rămân nemodificate oricare ar fi locaţia adresată din zona respectivă;
- aceasta va duce la o simplificare a decodificatorului dar un acelaşi circuit, sau diviziune, va ocupa mai multe zone de memorie de aceeaşi capacitate ca cea a circuitului;
- dacă nu se consideră o linie de adresă un acelaşi circuit va ocupa 2 zone de memorie, dacă nu se consideră 2 linii de adresă un acelaşi circuit va ocupa 4 zone de memorie ş. a. m. d.

AVANTAJE: nu se iau în considerare toate rangurile care individualizează zona respectivă, aceast lucru duce la simplificarea decodificatorului

DEZAVANTAJE:

- însă un acelaşi circuit va acoperi (va fi văzut în) mai multe zone din spaţiul de adresare al procesorului. Dacă se ignoră un rang din zona ocupată, un circuit va ocupa două zone egale cu capacitatea sa, dacă se ignoră două ranguri, circuitul va ocupa patru zone, etc.
- dacă se pune problema extinderii ulterioare a memoriei unui microsistem cu decodificatorul de memorii obtinut prin decodificare incompleta, exista riscul ca noilor circuite să nu li se poate aloca zone din spațiul de adresare al microprocesorului intrucat circuitele existente au ocupat prea mult spațiu.

21. Care tip de memorie se conectează mai ușor la o unitate centrală cu microprocesor: fixă, SRAM sau DRAM? Dar mai greu? De ce?

Cel mai ușor se conecteaza memoria fixa, fiind de tip read-only, doar pentru citire. (are mai puține terminale de conectat, nu mai are nevoie de un mecanism de citire și nici nu trebuie reîmprospătata).

Cel mai greu se conecteaza memoria DRAM, din cauza refreshului extern pe care îl necesita.

- Trebuie asigurat accesul procesorului și modului care se ocupa de reimprospatare.
- Reimprospatarea înseamnă accese la memoria DRAM, indiferent dacă se face sau nu citire/scriere, ciclic, la o perioada de 2,3 ..ms
- Reimprospatarea poate fi făcută de procesor, dar timpul sau va fi folosit ineficient. (exista controlare de DRAM care se ocupa de r/w și reimprospatare).

22. Se pot conecta porturi la un procesor care nu are sistem de intrare/ieșire? Dacă nu, de ce? Dacă da, cum?

Deoarece exista 2 posibilități de conectare a porturilor la UC a unui microsistem (în spațiul de IN/OUT și în spațiul de memorie), conectarea porturilor se poate realiza la un procesor care nu are sistem de intrare/ieșire prin conectarea acestora în spațiul de memorie al microprocesorului.

Astfel, comunicarea microprocesorului cu ele se va face cu instrucţiuni de lucru cu memoria întrucât microprocesorul nu va face distincţie între porturi şi memorie. În sistem va exista doar decodificatorul de memorie iar porturilor le sunt alocate adrese sau zone din spaţiul de memorie.

23. Prezentați și comentați soluția pentru portul realizat cu porți. Pentru ce tip de port se recomandă? De ce?

- Este folosită pentru porturile de intrare;
- Ieşirile porţilor se conectează la linii de date ale microprocesorului, ca urmare este necesar să aibă facilitatea de a 3 – a stare;
- Semnalele care se citesc se conectează la intrările de date ale porţilor;
- Intrările de validare ale porţilor sunt comandate de una sau mai multe ieşiri dintr - un decodificator de porturi;
- Semnalele care se citesc sunt generate din exterior şi se presupune că circuitul care le generează le şi memorează până când este necesar; în caz contrar sunt prevăzute bistabile;
- Citirea se face în timpul ciclului de intrare.



Schema trebuie să fie însoţită de o secvenţă de instrucţiuni; fie i = k = 0 şi j = h = 1, atunci secvenţa pentru citirea semnalului EXT1 este:

```
IN      AL,00H
RCR     AL,1
JNC     ZERO; s-a citit 0 logic
.             ; s-a citit 1 logic
```

24. Prezentați și comentați soluția pentru portul realizat cu bistabile. Pentru ce tip de port se recomandă? De ce?

- <u>Este folosită pentru porturile de ieşire;</u>
- Există mai multe variante:
  - cu bistabile:
    - de tip JK;
    - de tip D;
  - cu bistabile care comută:
    - pe nivelul impulsului de tact;
    - pe frontul impulsului de tact:
      - anterior;
      - posterior.

- Schema de principiu:



➔ Fie k = 0, h = 1 şi i = 7:

- pentru **modificarea ieşirii bistabilului de tip JK** este suficientă execuţia instrucţiunii OUT 00H,AL şi bistabilul va trece în starea complementară celeia în care a fost;
- utilizarea acestei soluţii are **dezavantajul** că trebuie cunoscută starea prezentă a bistabilului înainte de a lansa în execuţie instrucţiunea care îi modifică starea;
- **Ieşirea bistabilului de tip D** poate fi comandată fără a fi necesară cunoaşterea stării prezente întrucât are intrare de date;
  - Următoarea secvenţă provoacă trecerea bistabilului în starea 1:

```
MOV   AL,80H
OUT   20H,AL
```

  - Următoarea secvenţă provoacă trecerea bistabilului în starea 0:

```
MOV   AL,00H
OUT   20H,AL
```

Modificarea stării bistabilelor se face în timpul ciclului de ieşire.

25. Ce înseamnă comanda unui semnal prin program?

➔ *Semnifică:*

- Citirea unui semnal din exteriorul microsistemului: soluţia este cea prezentată la citirea unui semnal prin intermediul unui port implementat cu o poartă:
  - Semnalul este legat la intrarea de date a unei porţi cu 3 stări;
  - Intrarea de validare a porţii este comandată de o ieşire a unui decodificator de porturi;
  - Ieşirea porţii este legată la o linie a magistralei de date a unităţii centrale;
  - Citirea se face cu o instrucţiune IN şi apoi se face ramificarea.
- Poziţionarea unui semnal la 1 sau 0 logic: soluţia este cea prezentată la implementarea unui port cu un bistabil:
  - Valoarea semnalului este transmisă la intrarea de date a unui bistabil prin intermediul unei linii a magistralei de date;
  - Tactul bistabilului este comandat de o ieşire a unui decodificator de porturi;
  - Ieșirea bistabilului este semnalul care trebuie comandat;

- Poziţionarea semnalului se face cu o instrucţiune OUT.

26. Definiți și comentați noțiunea de circuit specializat programabil.

➔ Standardizarea soluţiilor pentru diversele tipuri de aplicaţii rezolvabile cu sisteme cu microprocesoare → *circuite specializate pe o problemă*.

➔ Cerinţe:

- ◆ Flexibilitate: pentru a acoperi toate modurile de lucru;
- ◆ Programabilitate: pentru comunicare cu programatorul.

➔ Un circuit specializat este programabil în sensul că i se poate cere, prin intermediul unuia sau mai multor cuvinte de comandă, alegerea unor particularităţi ale tipului de aplicaţie pentru care circuitul a fost conceput.

➔ Cuvintele de comandă sunt transmise circuitului de unitatea centrală.

➔ Oferă informaţie de stare legată de ultimul transfer.

➔ ***Trăsături generale:***

- ◆ referitor la structura lor internă, circuitele specializate sunt văzute de unitatea centrală ca un grup de porturi de intrare/ ieşire ale căror adrese au un câmp comun, diferind, în general, prin valorile pe care le iau ultimele 1 – 2 ranguri;
- ◆ tot referitor la structura lor internă, se pot distinge 3 tipuri de porturi în cadrul circuitelor specializate: de comandă, de date şi de stare;
- ◆ referitor la terminalele acestor circuite, ele se pot grupa în 2 mari categorii: pentru dialogul unitate centrală – circuit şi circuit – periferic;
- ◆ referitor la tehnologie, sunt circuite realizate în tehnologia MOS, introducând încărcări mici, de ordinul μA;
- ◆ referitor la viteza de lucru a acestor circuite, ea este adaptată la viteza de lucru a microprocesorului din a cărui familie fac parte.

27. Prezentați și comentați caracteristicile de bază ale interfeței RS232 (fără controlul fluxului).

- *Nivelele de tensiune:*
  - Nu sunt TTL ci EIA şi au următoarele valori:
    - - 25V ÷ - 3V pentru “1” logic şi
    - + 3V ÷ + 25V pentru “0” logic;
  - Sunt necesare circuite de conversie TTL → EIA şi EIA → TTL: 232;
- *Direcţia de deplasare a datelor:*
  - Simplex (unidirecţionale), semi duplex sau half duplex (bidirecţionale dar la momente de timp diferite) şi duplex sau full duplex (bidirecţionale ce pot avea loc simultan);
- *Viteza:*
  - Mică;
  - Există două unităţi de măsură a vitezei transferului: bit pe secundă (bps) şi baud; dacă transferul este digital atunci 1 bps = 1 baud;
  - Treptele de viteză mai utilizate sunt: 300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200 mai rar 230400, 460800 bps.
- Transferul serial de tip RS232 este util atunci când există distanţe mari (peste 3 m) între echipamentele care comunică.
- Există două motive care susţin această recomandare: costul şi rezistenţa la perturbaţii.

29. Ce este circuitul 8251? Prezentați caracteristicile sale.

- Circuitul specializat programabil 8251
  - Specializat pentru **transferurile seriale**;
  - Face parte din categoria circuitelor de tip USART (“Universal Synchronous Asynchronous Receiver Transmitter”);
  - Moduri de lucru: Sincron/Asincron
  - Poate să primească un octet în paralel de la unitatea centrală, să-l serializeze şi să-l transmită la un echipament serial;
  - Poate să preia de pe linie, de la un echipament periferic serial, un octet, să-l asambleze şi să-l predea, în paralel, unităţii centrale;
  - *Transmisie şi recepţie cu dublu tampon.*

30. Prezentați și comentați structura internă a circuitului 8251.



- ➔ *C//D este intrarea prin care se alege unul din cele 2 porturi interne ale circuitului: portul de comandă/stări, ptr. C = 1 și portul de date ptr. C = 0; aici se leagă o linie din magistrala de adrese (de obicei A1 sau A2);*
- ➔ *Pentru creşterea vitezei, a fost implementat conceptul de suprapunere.*

Data Bus Buffer (D0 – D7): este un buffer pe 8 biţi utilizat pentru interfaţarea circuitului 8251A cu magistrala de date. Datele sunt transmise sau recepţionate de buffer în momentul execuţiei unor instrucţiuni de intrare/ieşire de către CPU. De asemenea, cuvintele de control şi informaţiile despre starea sistemului sunt transferate prin acest buffer.

Read/Write Control Logic:
Chip Select (): intrare pentru care 0 logic selectează circuitul 8251A. Atât scrierea, cât şi citirea nu vor avea loc decât în momentul în care dispozitivul este selectat. 1 logic reprezintă intrarea magistralei de date în starea de float, iar şi nu au niciun efect asupra circuitului.
Read (): intrare pentru care 0 logic informează circuitul despre faptul că CPU citeşte date sau informaţii despre starea sistemului de pe 8251A
Write (): intrare pentru care 0 logic informează circuitul despre faptul că CPU scrie date sau cuvinte de control către 8251A
Control/Data(C/): intrare, cumulată fiind cu intrările şi informează circuitul despre tipul cuvântului de pe magistrala de date, în speţă dacă este caracter, cuvânt de control sau informaţie de stare (1 logic – control/status 0 logic – caracter)
Reset: intrare pentru care 1 logic semnifică resetarea circuitul, facilitându-i trecerea în modul inactiv
Clock (CLK): intrare ce are drept scop generarea tactului intern al circuitului, fiind conectat de regulă la generatorul de tact al sistemului

Modem Control:
Data Set Ready (): intrare care are drept scop verificarea setului de date pentru compatibilitatea faţă de comunicarea cu un modem
Clear To Send (): intrare pentru care 0 logic activează circuitul în scopul transmisiilor datelor seriale în cazul în care bitul de activare Tx este setat pe 1.
Data Terminal Ready (): ieşire care are drept scop indicarea faptului că dispozitivul este pregătit să accepte date în raport cu comunicarea cu un modem
Request To Send Data (): ieşire pentru care 0 logic are drept scop notificarea modemului asupra faptului că receptorul este pregătit să primească un caracter (octet) de date de la acesta
Transmit Buffer: acceptă date paralelele de la magistrala de date, transformându-le în date seriale, pe care în urma unor inserări de biţi specifice modului de comunicare le va transmite pe ieşire TxD, având drept semnal de tact (front negativ)

Transmitter Control:
Transmitter Ready (TxRDY): ieşire ce avertizează CPU-ul asupra faptului că transmiţătorul (transmitter-ul) este pregătit pentru a accepta un caracter de date.
Transmitter Empty (TxE): ieşire pentru care 1 logic semnalează faptul că circuitul 8251A nu are nici un caracter de transmis
Transmitter Clock (): intrare ce controlează frecvenţa la care caracterul va urma să fie transmis
Receiver Buffer: acceptă date seriale pe care le converteşte în format parale, face anumite verificări pentru biţi sau caractere unice pentru modulul respectiv de comunicaţie şi trimite un caracter „asamblat" către CPU. Datele seriale pătrund prin intrarea RxD, având drept semnal de tact (front pozitiv)

Receiver Control:
Receiver Ready (RxRDY): ieşire ce indică faptul că circuitul 8251A conţine un caracter care este pregătit pentru a fi intrare a CPU.
Receiver Clock (): intrare ce controlează frecvenţa la care caracterul va urma să fie receptat
SYNC Detect/Break Detect (SYNDET/BRKDET): 1-logic pentru indică atingerea sincronizării în modul sincron (pentru SYNDET); în modula sincron ieşirea BD va avea valoare 1 logic atunci când receptorul rămâne pe 0 logic timp de 2 secvenţe consecutive de biţi de stop.

31. Cum se programează circuitul 8251 (nu este necesară structura cuvintelor ci doar ce anume i se comunică circuitului)?

După reset, circuitul așteaptă primul cuvânt de comanda, numit CUVANT DE MOD, prin care i se cere modul de lucru sincron/asincron și se fixează condițiile generale de transfer: factorul de multiplicare, lungimea caracterului, tipul de control de paritate și dacă se folosește sau nu controlul de paritate, numărul de biți de STOP

- ➔ Daca modul este **SINCRON**, este necesar sa i se transmită circuitului unul sau 2 octeți de sincronizare, după care urmează cuvantul de comanda care trebuie trimis la aceeași adresa ca și cuvântul de mod.
- ➔ Daca modul este **ASINCRON**, următorul cuvant trebuie sa fie cel de comanda.

32. Pentru ce clasă de aplicații se folosește circuitul 8253?

- ◆ generarea de întârzieri;

- generarea de impulsuri cu frecvenţă programabilă:
- generarea de impulsuri singulare;
- ceas de timp real;
- monostabil numeric;
- numărarea de evenimente externe.

33. Prezentați și comentați structura internă a circuitului 8253.



➔ **Tamponul date** asigură legătura între circuit şi magistrala de date a sistemului; transferă cuvinte de comandă, constante de divizare precum şi conţinutul contoarelor, în cazul unei operaţii de citire a lor.

➔ **Logica scriere/citire** conduce întregul transfer de date din interiorul circuitului; are ca intrări semnale de comandă din partea microprocesorului care îi comunică ce fel de operaţii se desfăşoară.

➔ **RCC, Registrul de comandă şi control**, va prelua cuvintele de comandă transmise de către microprocesor care arată contoarele implicate în operaţiile curente şi modurile de lucru ale acestora; nu poate fi citit.

➔ **Contoarele 0, 1 şi 2** sunt identice şi independente în funcţionare; fiecare este un numărător pe 16 ranguri, cu preîncărcare, care numără în jos, având ca intrare de tact linia CLK; în faza de programare, contorul este preîncărcat cu o constantă iar cuvântul de comandă care îi corespunde îi va fixa modul de lucru; fiecare contor poate lucra în unul din 6 moduri; dacă se numără evenimente,

impulsurile care le descriu vor fi preluate de contor la intrarea CLK proprie iar dacă se doreşte generarea de întârzieri atunci la intrarea CLK a unui contor se va lega tactul sistemului; conţinutul contoarelor poate fi citit de microprocesor; conţinutul contoarelor poate fi citit.

34. Cum se programează circuitul 8253 (nu este necesară structura cuvintelor ci doar ce anume i se comunică circuitului)?

Fiecare contor al circuitului va fi programat individual, fiind privit, de către microprocesor, ca un port de intrare/ ieşire; ordinea poate fi oricare;

Fiecare contor va fi programat cu un cuvânt de comandă şi cu o constantă de preîncărcare, pe 1 sau 2 octeţi.

35. Descrieți un mod de lucru al unui contor al circuitului 8253.

- **Modul 0** sau generarea unei cereri de întrerupere la sfârşitul numărării:
  - După programarea contorului, ieşirea acestuia trece la nivel 0 logic;
  - Se menţine la această valoare până când conţinutul contorului va ajunge la valoarea 0, în urma numărării impulsurilor sosite pe linia CLK, când va trece la 1 logic;
  - Rămâne în această stare până la o nouă încărcare;
  - Numărarea poate fi inhibată prin activarea intrării **GATE**;
  - Fig. prezintă modificarea ieşirii unui contor programat să lucreze în modul 0:
    - Cifra din paranteză indică valoarea constantei;
    - Decrementarea începe după încărcarea constantei şi după trecerea unui impuls la intrarea de tact.

36. Câte linii sunt necesare pentru un transfer paralel? Justificați.

Avem nevoie de *8 linii de date și 2 linii de dialog*. Pe cele 8 linii se vor transfera simultan date. Liniile de dialog sunt:

- Semnal cate modulul ce primește datele prin care acesta anunță că sunt stabile pe linii și pot fi primite .
- Semnal de la modulul ce primește datele prin care acesta comunica primirea lor sau eventuala indisponibilitate a sa de a primi datele.

Rezultă un total de 10 linii necesare pentru un transfer paralel.

37. Ce este circuitul 8255? Prezentați caracteristicile sale.

- ➔ Dispune de 24 linii de intrare/ieşire care pot fi configurate în mai multe feluri în funcţie de modul de lucru ales:
  - ◆ 2 grupe de câte 12 linii de intrare sau ieşire, fără semnale de dialog;
  - ◆ 2 grupe de câte 8 linii de intrare sau ieşire, cu semnale de dialog sau
  - ◆ o grupă de 8 linii bidirecţionale, cu semnale de dialog.
- ➔ Din cele 24 linii de intrare/ieşire 16 au posibilităţi de memorare iar 8 nu au această facilitate.
- ➔ Comunicarea cu circuitul 8255 se face prin intermediul a 4 adrese de port, corespunzătoare porturilor A, B, C şi portului pentru cuvântul de comandă.

38. Prezentați și comentați structura internă a circuitului 8255.



- ➔ **Tamponul date** asigură legătura între circuit şi magistrala de date a sistemului: transferă cuvinte de comandă, de stare şi date.

- **Logica scriere/citire** are rolul să conducă întregul transfer de date din interiorul circuitului:
  - Are ca intrări semnale de comandă din partea microprocesorului care îi comunică ce fel de operaţii se desfăşoară;
  - Acest bloc comandă cele 2 jumătăţi ale circuitului: grupul A şi grupul B;
  - Blocurile de control pentru grupele A şi B primesc comenzi de la blocul Logică scriere/ citire, primesc cuvintele de comandă şi generează comenzile pentru porturile corespunzătoare;
- **Porturile A, B şi C** au câte 8 biți:
  - *Portul A* poate fi ieşire, în modurile 0, 1 sau 2, cu posibilităţi de memorare sau intrare, în modurile 0, 1 sau 2, cu posibilităţi de memorare doar în modul 1 sau 2;
  - *Portul B* poate fi ieşire, în modurile 0 sau 1, cu posibilităţi de memorare sau intrare, în modurile 0 sau 1, cu posibilităţi de memorare doar în modul 1;
  - *Portul C* are funcţiuni multiple: poate fi ieşire, doar în modul 0, cu posibilităţi de memorare sau intrare, doar în modul 0, fără posibilităţi de memorare; dacă porturile A şi B lucrează în modurile 1 sau 2, atunci ranguri din portul C vor fi folosite pentru semnale de dialog şi întregul port C poate fi folosit pentru a obţine informaţie de stare de la circuit;

39. Cum se programează circuitul 8255 (nu este necesară structura cuvintelor ci doar ce anume i se comunică circuitului)?

- Se realizează prin transmiterea unui cuvânt de comandă la adresa portului cuvântului de comandă; se poate cere porturilor să lucreze în unul din următoarele moduri:
  - **modul 0**, numit şi mod intrare/ieşire, pentru porturile A, B şi C
  - **modul 1**, numit şi mod intrare/ieşire cu dialog, pentru porturile A şi B
  - **modul 2**, numit şi mod bidirecţional cu dialog, doar pentru portul A.
- Există şi posibilitatea ca, printr – o singură instrucţiune de ieşire, microprocesorul să comande ieşiri individuale ale portului C; se face printr-un cuvânt de comandă în care rangul 7 este la valoarea 0 logic; particularitatea este cunoscută sub numele mod “bit set/ reset” şi este utilă în aplicaţii de control.

40. Descrieți unul din modurile de lucru cu dialog ale circuitului 8255

- *Modul 1:*

- Se mai numeşte şi mod de intrare/ieşire cu dialog şi se foloseşte pentru operaţii de intrare/ieşire cu dialog. Caracteristicile modului sunt următoarele:
    - se pot comanda independent grupul A și B
    - grupul A contine portul A și 3 ranguri ale portului C, iar grupul B contine portul B și alte 3 ranguri ale portului C
    - rangurile nefolosite ale portului C pot fi comandate prin modul bit set/reset.
    - porturile A și B pot fi declarate ca intrari sau iesiri, avand și posibilități de memorare.
    - portul C are rol de registru de stare.

41. Care sunt posibilitățile de conectare a porturilor la o UC cu microprocesor?

Posibilităţi de conectare a porturilor la UC:

- ➔ **Intrare/ ieşire programabilă (PIO)**: transferul se desfăşoară prin intermediul UC; foloseşte intensiv timpul UC;
- ➔ **Întreruperi**: procesorul este întrerupt la transferul fiecărui cuvânt (octet); multe întreruperi care nu întotdeauna pot fi acceptate; rată de transfer limitată
- ➔ **Accesul direct la memorie (DMA)**: transfer direct memorie – periferic sau periferic – periferic sau memorie – memorie (neutilizat pentru că este mai rapid prin UC); nu implică UC dar cere hardware suplimentar conectat pe magistrale;

42. Prezentați 3 configurații DMA. Caracteristici.

- ★ *Configuraţii DMA:*
    - Magistrală comună, controler DMA separat,
    - Magistrală comună, controler DMA integrat,
    - Magistrală de intrare/ ieşire distinctă.

- ★ ***<u>Magistrală comună, controler DMA separat:</u>***



➔ Fiecare transfer foloseşte magistrala de 2 ori:
- Port cu DMA,
- DMA cu memoria

➔ UC este oprit de 2 ori/ transfer.

★ ***<u>Magistrală comună, controler DMA integrat:</u>***



➔ Controlerul DMA este conectat la mai multe porturi.

➔ Fiecare transfer foloseşte magistrala o singură dată: DMA cu memoria.

➔ UC este oprit o singură dată/ transfer.

★ ***<u>Magistrală de intrare/ ieşire distinctă:</u>***



➔ Fiecare transfer foloseşte magistrala comună o singură dată: DMA cu memoria.

➔ UC este oprit o singură dată/ transfer.

43. Descrieți comunicarea UC – controler DMA – periferic.

➔ Comunicarea UC – DMA – periferic:

- Perifericul cere transfer de tip DMA activând intrarea DREQ (DMA Request) a controlerului DMA;
- Controlerul DMA activează ieşirea sa HRQ spre intrarea HOLD a procesorului anunțându-l că are nevoie de magistrale;
- Procesorul încheie ciclul maşină început, îşi trece magistralele şi semnalele de comandă în a 3 – a stare, respectiv în starea inactivă, şi activează ieşirea HLDA anunţând controlerul DMA că a cedat magistralele; cererea de pe intrarea HOLD trebuie să rămână activă pe toată durata transferului DMA;
- Controlerul DMA activează ieşirea sa DACK comunicând perifericului că cererea sa DREQ a fost acceptată şi va începe transferul;
- Controlerul DMA execută transferurile:
  - *Memorie – port*: pune adresa primului octet (cuvânt) pe magistrala de adrese, activează semnalul de comandă MEMR şi apoi IOW,
  - *Port – memorie*: activează semnalul de comandă IOR, pune adresa primului octet (cuvânt) pe magistrala de adrese şi apoi MEMW;
- După încheierea transferurilor controlerul DMA dezactivează ieşirea HRQ anunţând procesorul că nu mai are nevoie de magistrale.

44. Ce este circuitul 82C37A? Prezentați caracteristicile sale.

➔ Controlerul DMA 82C37A (o variantă mai modernă a clasicului 8237A)

- Dispune de 4 canale independente,
- Poate fi cascadat pentru a obţine oricâte canale,
- Control individual (activare/ dezactivare şi polaritate) asupra fiecărei cereri DREQ şi fiecărui răspuns DACK,
- Permite transfer memorie – memorie,
- Rată de transfer ridicată: până la 4 MO/ sec. sau până la 6.25 MO/ sec. în funcție de frecvența tactului;
- Asigură incrementarea sau decrementarea adresei,
- Se foloseşte cu un registru extern pentru jumătatea mai semnificativă a adresei,
- Poate lucra în mai multe moduri,
- Compatibil TTL/ CMOS.

45. Descrieți întreruperile externe.

- ➔ *Sunt provocate de evenimente externe microprocesorului care cer atenţie imediată din partea acestuia.*
- ➔ Cel care cere întreruperea trebuie să:
  - ◆ Ţină cererea activată până când microprocesorul răspunde;
  - ◆ Se identifice atunci când microprocesorul o cere.
- ➔ Pot exista cereri simultane din partea mai multor surse → prioritizare:
  - ◆ Fie cu o logică de prioritizare:
    - Serială ("daisy – chain") sau
    - Paralelă;
  - ◆ Fie cu un PIC;
  - ◆ Prioritizarea poate fi:
    - Fixă;
    - Programabilă sau
    - Rotativă.
- ➔ *Există 2 tipuri de întreruperi externe:*
  - ◆ Mascabile
  - ◆ Nemascabile

- ➔ **Întreruperile externe mascabile:**
  - ◆ Vin din partea periferiei sau altui microprocesor (în sisteme multiprocesor);
  - ◆ Mascarea se face prin program dezactivând sistemul de întreruperi;
  - ◆ Mascarea poate fi totală, acţionând asupra unui indicator din interiorul microprocesorului (soluţie implementată la microprocesoarele Intel şi clone);
  - ◆ Mascarea poate fi parţială, permițând ca doar anumite cereri externe să fie luate în considerare, cele care au un nivel de prioritate mai mare ca unul programat în interiorul microprocesorului (soluţie implementată la unele microprocesoare din familia Motorola);

- La luarea în considerare a unei cereri de întrerupere mascabile sistemul de întreruperi se dezactivează automat – este un mecanism de protecţie; reactivarea trebuie făcută de programator.

➔ **Întreruperile externe nemascabile**:
- Microprocesorul le ia în seamă întotdeauna;
- Nu pot fi blocate decât prin hardware extern;
- Rezervate pentru situaţii catastrofale, de exemplu:
  - O iminentă cădere a tensiunii de alimentare;
  - O eroare la memorie.

➔ *Întreruperile externe sunt de 2 tipuri:*
- Active pe nivel
- Active pe front.

➔ **Întreruperile externe active pe nivel**:
- Pe nivel 0 sau 1;
- Cererea trebuie menţinută activă până când este luată în seamă de microprocesor;
- Linia trebuie menţinută în starea sa inactivă atunci când nu este activă vreo cerere;
- Este minimizat riscul luării în seamă a aşa numitelor “Spurious Interrupts”.

➔ **Întreruperile externe active pe front**:
- Pe front crescător sau descrescător;
- Risc de pierdere a unei asemenea cereri dacă nu există vreun mecanism de memorare;
- Poate fi transformată în o cerere activă pe nivel cu hardware extern (bistabil).

46. Descrieţi întreruperile interne

- ➔ Se găsesc la microprocesoarele peste 8 biţi şi la toate microcontrolerele;
- ➔ Se numesc şi excepţii la unele microprocesoare;
- ➔ O parte din ele se numesc şi "traps" la unele microprocesoare;
- ➔ *Provocate de cauze interne procesorului;*
- ➔ La microcontrolere pot fi mascate, la microprocesoare nu;
- ➔ 2 tipuri de cauze (la microprocesoare):
  - ◆ Evenimente interne speciale
  - ◆ Instrucţiuni dedicate (se mai numesc şi întreruperi software).
- ➔ Întreruperi interne provocate de evenimente speciale:
  - ◆ Pot fi generate înainte de execuţia unei instrucţiuni: de ex.: o violare de privilegiu sau cod ilegal etc.;
  - ◆ Pot fi generate după execuţia unei instrucţiuni: de ex.: o divizare la 0, obţinerea unui rezultat în afara unui domeniu, pas cu pas etc.

47. Ce este circuitul 8259? Prezentaţi caracteristicile sale.

Controlerul pentru întreruperi (PIC) 8259A

- ➔ Poate gestiona şi prioritiza 8 cereri de întrerupere;
- ➔ Poate fi legat în cascadă cu alte 8 circuite similare asigurând astfel gestionarea şi prioritizarea a 64 cereri de întrerupere;
- ➔ Posibilitate de mascare individuală a cererilor;
- ➔ Mai multe moduri de gestionare a întreruperilor:
  - ◆ Fully nested,
  - ◆ Rotating priority,
  - ◆ Special mask şi
  - ◆ Poll.
- ➔ Necesită 2 - 4 cuvinte de iniţializare (ICW1 – 4) şi 4 cuvinte de operare (OCW1 – 4);
- ➔ Generează vectorul de întrerupere asociat cererii luată în considerare de procesor.

48. Cum se face și la ce folosește legarea în cascadă a circuitelor 8259?



Un circuit 8259 poate fi legat in cascada cu alte n circuite similare, asigurand astfel gestionarea și prioritizarea a **8*n cereri** de întrerupere. Aceasta legare se realizeaza cu ajutorul a 3 legături **CAS** (Cascade Buffer/Comparator) 0, 1 și 2.

49. Care este diferența între arhitectura și microarhitectura unui microprocesor?

- ➔ Arhitectură vs. microarhitectură
  - **Arhitectură**: setul de instrucțiuni, registrele, structura datelor în memorie; sunt informații accesibile programatorului;
  - **Microarhitectură**: implementarea arhitecturii pe suportul fizic; este îmbunătățită continuu;

50. Dați exemple de arhitecturi ale seturilor de instrucțiuni ale microprocesoarelor. Caracteristici

➔ *CISC (Complex Instruction Set Computer)*

- Instrucțiuni complexe, lungi, cu multe moduri de adresare și cu durată mare de execuție;
- Programarea este mai simplă, compilatorul este complex, viteză redusă;
- Exemple: arhitectura Intel x86, Motorola 68k;

➔ *RISC (Reduced Instruction Set Computer)*

- Instrucțiuni simple, scurte, cu durată mică de execuție dar și cu efect redus;
- Număr redus de moduri de adresare, instrucțiuni pe 1 sau puține cicluri, compilatoare mai simple, viteză mai mare;
- Exemple: PowerPC, ARM, SPARC;

➔ *VLIW (Very Long Instruction Word)*

- Instrucțiuni lungi, pe mai multe cuvinte;
- Dacă procesorul este multicore, se pot grupa mai multe instrucțiuni, 1/core, pentru a rezulta o instrucțiune lungă;

51. Descrieți evoluția soluțiilor implementate în microprocesoare pentru execuția instrucțiunilor (fără hyperthreading).

➔ 1 ciclu instrucțiune = 5 cicluri mașină:

- **IF**: aducere cod de instrucțiune (instruction fetch);
- **ID**: decodificare cod de instrucțiune (instruction decode);
- **EX**: generare semnale de comandă și control (execution);
- **MEM**: citire operanzi;
- **WB**: scriere rezultat;

➔ *Procesoare cu execuție secvențială:*

- Hardware ineficient folosit, viteză mică;
- Simplitate, ușor de stabilit durata secvențelor de cod;

➔ *Procesoare cu bandă de asamblare (pipeline):*



- Rata de execuție crește de 5 ori (banda de asamblare are 5 nivele);
- Hardware eficient folosit; hardware complex;
- Latența este dată de cel mai lent nivel;

➔ *Procesoare cu superpipeline: Pentium 4 cu pipeline cu 20 nivele;*

- Nivelele mai lente sunt divizate în nivele cu latență mai mică;
- Hardware complex;

➔ *Procesoare superscalare:*

- Au un singur nucleu dar mai multe resurse de execuție (multiple ALU, multiple FPU etc.);
- Execută simultan mai multe instrucțiuni;



53. Care este cauza limitării eficienței benzii de asamblare? Prezentați soluții pentru creșterea eficienței benzii de asamblare.

➔ *Creșterea eficienței benzii de asamblare*

- Scade la apariția instrucțiunilor care rup secvențialitatea unui program: salturi, apeluri, întreruperi; pierderea este mare la apariția instrucțiunilor de salt sau apel condiționat;
- ***Soluții***:
  - **Execuția speculativă**: se ghicește ramura unui salt/apel condiționat care va fi continuată; în gazul ghicirii eronate, banda trebuie golită; în cazul ghicirii corecte, nu se pierde timp;
  - **Întârzierea execuției**: după instrucțiunea de salt/apel condiționat se plasează o instrucțiune care va fi executată indiferent de ramura care va continua; dacă nu sunt dependențe de date, această instrucțiune poate fi NOP; se câștigă timp pentru ca instrucțiunea de salt/apel condiționat să stabilească ramura pe care va continua;
  - **Predicția ramurii**: se ghicește ramura care se va executa dar nu aleator ci bazat pe anumite considerente, de obicei istoria salturilor;
    - Ex.: execuția unei bucle; o buclă este executată de mai multe ori înaintea terminării ei, însemnând că au loc mai multe ramificări în o direcție și doar o singură ramificare în cealaltă direcție; fie secvența în pseudocod HLL

54. Prezentați 2 soluții pentru un compromis între creșterea frecvenței și scăderea puterii.

➔ Creșterea frecvenței este limitată de soluțiile pentru scăderea puterii;

- *Clock-gating:*



● Există o validare a tactului care permite încărcarea informației în registre doar dacă datele s-au modificat; este economisită putere dar și limitată frecvența;

- *Power-gating:*



● Tranzistorul de sus poate opri alimentarea etajului final, economisind putere dar introduce timpul necesar tranziției sale, limitând frecvența;

55. Care sunt diferențele principiale între microprocesoarele unicore, multimicroprocesoare, microprocesoarele multitasking și cele multicore?

- *Microprocesoare unicore*
  - Execuție secvențială a instrucțiunilor;
  - Facilități: pipeline, out-of-order execution (instruction level parallelism)
    - Performanța limitată de interdependențele între instrucțiuni;
    - Performanța pipeline-ului limitată de instrucțiunile care modifică secvențialitatea;
- *Multimicroprocesoare*: sisteme cu mai multe microprocesoare + circuite, cu acces comun la resurse;

- Problemă: accesul la resursele comune;

- *Microprocesoare multitasking (multithreading)*
  - Un unic microprocesor fizic este văzut de software ca mai multe microprocesoare logice;
  - Fiecare microprocesor logic execută un task;
  - Problemă: comutarea taskurilor;
- *Microprocesoare multicore*
  - Mai multe microprocesoare fizice (core (nucleu)) execută fiecare câte un task;

56. Prezentați schema bloc a unui microprocesor multicore cu hyperthreading.



F) Multi-core with Hyper-Threading Technology

57. Ce arată legea lui Amdahl?

➔ G. Amdahl a considerat că orice program paralel are o componentă secvenţială care nu poate fi paralelizată, *S* şi o parte complet paralelizabilă, *P*; timpul de execuţie al programului pe un procesor unicore va fi *S + P* iar timpul de execuţie pe un procesor cu n nuclee va fi *S + P/ n*; atunci FA va fi:

- ***Speedup (n)*** $= (S + P)/(S + P/n) = 1/((1 - P) + P/n) =$ $\mathbf{1/(S + P/n)} \leq 1/S$

- *adică creșterea de viteză este limitată de porțiunea din cod neparalelizată, indiferent de numărul de nuclee;*

58. Prezentați structura unui microprocesor multicore simetric și a unuia asimetric.



- **a**: multicore simetric cu 16 nuclee cu 1 BCE;
- **b**: multicore simetric cu 4 nuclee cu 4 BCEs;
- **c**: multicore asimetric cu 12 nuclee cu 1 BCE și 1 nucleu cu 4 BCEs;
- *BCE = Base Core Equivalent*

- *Procesoarele multicore pot fi:*
  - Simetrice: toate nucleele sunt la fel (resurse, performanțe, cost);
  - Asimetrice: nuclee diferite (resurse, performanțe, cost);
  - Dinamice: nucleele își pot modifica caracteristicile în timpul rulării;

- *Sau:*
  - Omogene: toate nucleele au aceeași funcționalitate;
  - Heterogene: o parte din nuclee au funcționalități diferite, sunt neconvenționale (GPU, FPGA etc.);

59. Ce înseamnă hyperthreading fine – grained și coarse – grained?

- *Fine-grained* multithreading înseamnă deținerea resurselor de către un thread un timp egal cu cel pentru execuția unei instrucțiuni;
- *Coarse-grained* (swith on event) multithreading înseamnă deținerea resurselor de către un thread un timp egal cu cel pentru execuția unui proces.

60. Prezentați schema bloc a unui microprocesor Intel Quad Core și a unui microprocesor AMD Dual sau Quad Core. Care sunt diferențele principale?

Quad Core Intel



AMD Duo Core



➔ Diferente :

- Număr nuclee
- Număr cpu
- Memorie mai mare la quad core
- Performanța (poate rula mai multe taskuri deodată)

61. Descrieți 3 inovații ale microarhitecturii Intel Core.

- **Intel Intelligent Power Capability:**
  - Gestionează puterea în mod dinamic;
  - Se bazează pe Power-Gating; întârzierea introdusă de etajul de comandă a alimentării este minimizată;
- **Intel Advanced Smart Cache:**
  - Prin crearea unei memorii cache L2 comune, crește probabilitatea ca fiecare nucleu să acceseze informația dorită din memoria cache;

- Dacă un nucleu accesează rareori memoria cache comună, alt nucleu poate să o utilizeze mult mai intens;

◆ **Intel Advanced Digital Media Boost:**

- Permite creșterea performanței la execuția operațiilor de tip SIMD, cu instrucțiuni pe 128 biți (extensia SSE – Streaming SIMD Extensions); instrucțiunile pe 128 biți pot fi executate în un singur ciclu față de 2 cicluri în lipsa acestei caracteristici;

- Util la aplicații multimedia, video, sunet, procesare foto, criptare, calcule inginerești etc.;

63. Prezentați schema bloc a unui microprocesor i3 sau a unuia i5. Caracteristici.

➔ *Microprocesorul i3*

◆ Procesor folosit la desktop-uri și laptop-uri;

◆ Procesor cu 2 nuclee, unele modele din generația a 8-a au 4 nuclee; prin implementarea HT, se obțin 4 thread-uri;

◆ Structura:



◆ Memorie cache L3 de capacitate 3 sau 4 Mo;

- Variante:
  - Viteze mici, 1.30 GHz – 1.80 GHz, și putere/nucleu 11.5 W, 15 W sau 25 W; folosite în laptop-uri;
  - Viteze medii, 2.00 GHz – 2.50 GHz, și putere/nucleu 28 W, 35 W sau 37 W; folosite în laptop-uri și desktop-uri;
  - Viteze mari, 2.90 GHz – 3.90 GHz, și putere/nucleu 35 W, 37 W sau 54 W; folosite în desktop-uri;

64. Prezentați schema bloc a unui microprocesor i7. Caracteristici.

➔ *Microprocesorul i7*

- Procesor performant folosit la servere, desktop-uri și laptop-uri;
- Procesor cu 4 – 10 nuclee; au HT iar unele modele și TB;

- Structura:



- Memorie cache L1, 32 Ko pentru cod și 32 Ko pentru date, L2, 256 Ko și L3 de capacitate 6, 8 sau 12 Mo;
- Viteză: 2.93 – 3.70 GHz, putere maximă/nucleu: 140 W;

65. Descrieți minim 2 îmbunătățiri interne implementate în microprocesorul i7.

➔ <u>Modificarea microarhitecturii</u>

- În variantele anterioare un acces la memorie cerea parcurgerea traseului: procesor – FSB – Northbridge – controlerul de memorie – memorie; prin includerea controlerului de memorie în procesor scade latența și crește rata de transfer pentru că scade nr. acceselor exterioare la memorie; similar dacă se dorește un transfer prin PCIe;

➔ <u>Reordonarea memoriei cache:</u>

- Crearea unei memorii cache comune, de nivel L3 și de dimensiune mare (de ex. 12 MO);
- Justificare: atunci când un nucleu nu găsește informația dorită în propria memorie cache începe procesul de cache snooping prin care caută informația în memoriile cache ale celorlalte nuclee, prin intermediul acestora; dacă nu găsește informația trece la nivelul următor de memorie cache, dacă există, sau execută un ciclu la

memoria externă (de evitat); existența unei memorii cache comune va reduce traficul de tip snooping iar dacă aceasta are capacitate mare scade riscul de miss și, implicit, riscul unul acces la memoria externă;

66. Prezentați și comentați, pe scurt, schema bloc a unei plăci de bază cu microprocesorul i9.



- 46 biți pentru memoria fizică și 48 biți pentru memoria virtuală;
- 44 căi de comunicare pentru PCIe și 4 căi de comunicare pentru DMI 3.0;
- Include în capsula procesorului un controler de memorie pentru 4 canale de memorie DDR4 și un controler pentru I/E;
- Procesorul poate lucra cu setul de circuite Intel X299 (PCH);
- Memorie cache L1, 32 Ko + 32 Ko/nucleu, mem. cache L2, 1 Mo/nucleu și mem. cache L3, 1,375 Mo/nucleu, comună;

67. Descrieți minim 3 îmbunătățiri interne implementate în microprocesorul i9.

1. *Bandă de asamblare cu mai multe nivele și algoritm de predicție mai performant;*
2. *Reordonarea memoriei cache:* prin creșterea memoriei cache locale L2; în acest fel structurile de date vor fi mai apropiate de nucleu;
    a. Quadruplarea capacității memoriei cache L2 a redus la jumătate rata de miss, păstrând asociativitatea;
3. *Tehnologii pentru creșterea securității:*
    a. Include 6 noi instrucțiuni pentru criptare și decriptare rapide, implementând standardul Intel AES-NI (Advanced Encription Standard):
        i. Suportul este predominant hardware, ca atare instrucțiunile sunt rapide;
        ii. Nu sunt restrictive, pot fi folosite la o gamă largă de aplicații;
        iii. Instrucțiunile nu folosesc memoria cache ca urmare sunt evitate efectele datorate atacurilor la nivelul acesteia;
    b. Execute Disable Bit:
        i. Permite procesorului să stabilească zone de memorie în care codul poate sau nu să ruleze (din punct de vedere al securității);
        ii. Permite detectarea atacurilor prin care se încearcă inserarea de cod, dezactivând tamponul sau zona de memorie atacate.

68. Justificați existența unui circuit de memorare (bistabil, registru) în schema de comandă a unui led prin program.

- ➔ Conectarea la o UC se face prin intermediul unui port de ieşire;
- ➔ Elementul de afișare poate fi un bistabil sau un registru.



➔ În soluţia a s-a folosit un bistabil în tehnologie TTL, ca urmare comanda va fi în 0 (I_{OL} = 16 mA, I_{OH} = 0,8 mA);

➔ Secvenţa ca LED – ul să lumineze este:

```
MOV     AL,00H
OUT     00H,AL
```

➔ Secvenţa ca LED – ul să nu lumineze este:

```
MOV     AL,01H
OUT     00H,AL
```

70. Descrieți o soluție pentru citirea stării unui comutator prin program.



A B

- Secvenţa pentru soluţia a:

```
IN      AL,00H
AND     AL,80H
JZ      SUS ; ramura corespunzătoare poziţiei din figură
; ramura corespunzătoare poziţiei contrare
```

- Secvenţa pentru soluţia b:

```
IN      AL,00H
AND     AL,80H
JNZ SUS ; ramura corespunzătoare poziţiei din figură
; ramura corespunzătoare poziţiei contrare
```